CADENCE LOGIC DESIGN AND VERIFICATION V5.0 英文光碟正式版－摩爾論壇,摩爾花園

CADENCE LOGIC DESIGN AND VERIFICATION V5.0 英文光碟正式版

商品名稱： CADENCE LOGIC DESIGN AND VERIFICATION V5.0

商品分類：工程繪圖、計算、分析軟體

語系版本：英文光碟正式版

運行平台： FOR WIN NT/WIN 2000/WIN XP

更新日期： 2006-02-01

熱門標籤： VERIFICATION DESIGN LOGIC CADENCE

內容介紹

EDA邏輯設計和驗證軟體包!!!
EDA工程師可以用Verilog-XL,NC-Verilog 或者 NC-VHDL來模擬運行表現。
可瀏覽資源，快速顯示和比較波形，瀏覽信號流，也有代碼管理工具如VeriSure 和
VHDL Cover。

Cadence Logic Design and Verification 是一套可以跨平台的機械模擬測試軟體
，最主要是可以測試當你的程式要在自動化控制機器上執行時，是否會遇到什麼問
題，它可以在第一時間就完成測試，所以你的程式可以更加穩定，而且它所附的工
具程式可以幫助你更方便的除錯，這在一般的自動化控制機器上要達到是非常困難
的。XYZ軟體補給站

Cadence LDV is Logic Design and Verification Bundle for EDA. With Cadence
LDV, EDA engineer can do simulation at behavior level using Verilog-XL,
NC-Verilog or NC-VHDL. You can browse your resource, domostrate and
compare waves quickly and browse signal stream. Also, there are code
management tools like VeriSure and VHDL Cover and so on which can be used
to analyze result of simulation. Then you can also do simulation at gate
level using Buldgates.
CADENCE.LOGIC.DESIGN.AND.VERIFICATION.V5.0-ISO

CADENCE LOGIC DESIGN AND VERIFICATION V5.0 英文光碟正式版